Phy что это

Уровень PHY

Стандарт PHY (physical layer protocol — протокол физического уровня) верхнего подуровня физического уровня (рис. 6.3) определяет те функции физического уровня, которые не привязаны к типу среды передачи. Это позволяет модифицировать среду передачи, например использовать витую пару вместо оптического волокна, но при этом не изменять параметры уровня PHY.

Следующие компоненты, функции и характеристики определяются уровнем PHY:

— таймер и схема синхронизации — настройка временных параметров на основе временного анализа движения маркера и кадров данных по кольцу;
— процесс кодирования и декодирования — преобразование полученных от уровня MAC данных в формат, принятый для передачи между сетевыми устройствами
FDDI;
— управляющие символы — минимальные сигнальные кванты, используемые для установления связи между станциями;
— эластичный буфер, используемый для компенсации допустимого отклонения часов соседних станций;
— функция сглаживания, позволяющая избежать потери кадров, имеющих короткие преамбулы;
— фильтр повторений, предотвращающий распространение ошибочных кодов и кодов сбойного состояния линии.

Синхронизация часов

Стандарт FDDI PHY определяет использование распределенных по станциям часов. Каждая станция имеет двое часов-часы для передачи и часы для приема данных.
Часы для передачи данных не перестраивают частоту. На частоте этих часов станция передает или повторяет информацию в кольцо.

Часы для приема, напротив, имеют возможность подстраивать частоту. Получая данные, станция синхронизирует приемные часы по приходящей последовательности символов преамбулы, которая следует перед кадром. Далее станция декодирует данные кадра по этим часам. Частота приходящих битов определяется частотой передающих часов станции-отправителя этих битов. Следовательно, приемные часы синхронизируются по частоте передачи предыдущей станции. Однако, если нужно передавать эти данные обратно в кольцо, т.е. повторить, станция будет использовать свои собственные часы.

Кодирование и декодирование данных

Данные, прежде чем передаваться по сети, подвергаются кодированию с целью их более надежной передачи. Эту функцию выполняет уровень PHY, который кодирует полученные от уровня MAC данные и затем направляет их на уровень PMD. Уровень PHY также обрабатывает и обратный поток от PMD к MAC, рис. 6.14.

FDDI использует две последовательные системы кодирования: 4В/5В и NRZ! — невозвращение к нулю с последующей инверсией на единицах.

Рис. 6.14. Системы кодирования 4В/5В и NRZI уровня PHY

Рис. 6.15. Манчестерское кодирование, принятое в сетях Ethernet и Token Ring

Система кодирования NRZf. После выполнения кодирования данных 4В/5В происходит дальнейшее, теперь уже побитовое, кодирование NRZI. В этой схеме нулю входящей последовательности соответствует повторение уровня предыдущего элемента (сохранение состояния), а единице — энергетический переход в альтернативное состояние, рис. 6.16. Таким образом, чем больше единиц во входной последовательности, тем больше будет перепадов сигнала на выходе (выше эффективная частота в линии) и наоборот.

Преобразование NRZI, если его рассматривать отдельно, не очень эффективно. Например, если передаются только 0, то приемник на удаленном узле все это время не будет обнаруживать перепадов сигнала, что ухудшает синхронизацию приемника. Поскольку практически было бы невозможно предотвратить эту ситуацию (нельзя гарантировать, что в потоке данных от пользователя не будут появляться длинные последовательности нулей), дополнительное кодирование предшествует NRZI, Это кодирование должно гарантировать, что после него не будут встречаться большие последовательности нулей, независимо от того, какие данные передаются от пользователя. И именно эту функцию обеспечивает кодирование 4В/5В, которое, таким образом, помогает не только повысить помехоустойчивость передаваемой информации, но и решить проблему синхронизации. Природа кодирования 4В/5В такова, что в выходном битовом потоке никогда не встретится больше трех нулей.

Заметим, что первый бит выходной последовательности не определен. Эта неопределенность, однако, не опасна, поскольку приемник срабатывает по перепаду входного сигнала (отсутствие перепада означает 0, перепад

1). Таким образом, в случае использования оптической среды связи, последовательность нулей на входе кодировщика NRZI, которых может быть максимум три, преобразуется либо в непрерывный световой сигнал, либо в полное его отсутствие. Процесс декодирования происходит в обратном порядке.

Рис. 6.16. Система кодирования 4В/5В, NR2 и NRZI

Символы кодирования. В табл. 6.7 представлен список 5-битовых символов, используемых в стандарте FDDI. Допустимо всего 32 возможных комбинации из 5 бит, из которых реально задействованы только 25 символов. По назначению они разбиваются на 4 группы:

— Символы статуса линии (3) — Q, I, H. Эти символы сигнализируют о состоянии линии и распознаются оборудованием физического уровня (PHY). Группы этих символов используются на этапе установления связи между уровнями PHY соседних устройств. Символ 1 (Idle) передается в промежутках между передаваемыми кадрами с целью поддержки синхронизации приемных часов станций.
— Ограничители (4): начальные — J, К, L, конечный — Т, Начальный ограничитель L не используется в базовом стандарте FDDI и предназначается для FDDI-11.
— Контрольные индикаторы.(2) — R, S.
— Символы данных (16). Эти символы не являются служебными и используются для кодирования данных.

Оставшиеся семь символов из 32 (см. табл. 4.1) не передаются — передача их нарушила бы рабочую длину кода и требования по балансу постоянной составляющей. Символы обычно объединяются в пары, так что общее число символов в кадре всегда четно и не превышает 9000.

Баланс постоянной составляющей. В FDD), в силу особенностей кодирования, может наблюдаться эффект смещения постоянной составляющей от среднего значения. Отклонение постоянной составляющей (baseline wander) возникает, когда усредненное по какому-то промежутку времени значение переменного сигнала ненулевое. При манчестерском кодировании каждый входной бит представляется парой сигналов +1 и -1, таким образом сохраняется нулевой баланс по постоянному току. В стандарте FDDI совокупность кодирований 4В/5В и NRZ/NRZI не гарантирует нулевой баланс в выходной последовательности, но дает достаточно близкое значение к 0. В наихудшем случае допускается отклонение ±10%. Это важное свойство выходной последовательности должно учитываться при конструировании приемников.

Состояния линии. Во время процедуры установления соединения соседние станции обмениваются не отдельными символами, а достаточно длинными последовательностями символов, что повышает надежность взаимодействия. Эти последовательности называются состояниями линии (line states).

Состояния линии (обозначения и описания) приведены в табл. 6.8. Отметим, что кодирование NRZI символов состояний линии приводит к меандру -регулярным волнам с квадратными фронтами различной частоты. Максимальная частота имеет место при состоянии линии ILS — 62,5 МГц. Всего используется 4 состояния линии: QLS, MLS, HLS и ILS. Оставшиеся два — ALS и NLS -обозначают соответственно нормальный рабочий режим канала, со­провождающийся передачей данных, и плохую линию с большим уровнем помех.

Таблица 6.7. Кодирование символов в FDD1

* Символы VIOLATION (нарушение) при правильной работе сети не передаются, следовательно, прием такого символа может означать либо низкое качество линии (большой уровень ошибок, помех), либо неисправность соседней передающей станции.

Особенности кодирования при передаче по витой паре

Схему кодирования 4B/5B+NRZI нельзя применять к медной кабельной системе на основе неэкранированной витой пары DTP кат.5 из-за жестких требований по электромагнитному излучению и длине сегментов- В то же время, эта схема допустима при использования экранированной витой пары IBM тип 1 или 2 — SDDI. Поэтому спецификации уровня FDDI ТР-PMD, главным образом, ориентированы на создание помехоустойчивого кода в линии на основе UTP кат.5. Рассмотрение работы уровня TP-PMD интересно вдвойне, поскольку эти спецификации также были использованы позже в стандарте Fast Ethernet (IOOBase-ТХ) — весьма популярном современном сетевом стандарте.

Для передачи сигнала по UTP кат.5 с целью уменьшения высокочастотной составляющей электромагнитного излучения и достижения максимального расстояния передачи (100 м), наряду со схемой NRZ/NRZI, дополнительно используется схема MLT-3. Также особенностью передачи по неэкранированной витой паре является наличие скремблера на передающей стороне (дескремблера на приемной), и подстраиваемого эквалайзера, который устанавливается на приемной стороне и предшествует дескремблеру. Скремблер устанавливается после кодера MLT-3, и предназначен для уменьшения величины пиков сигналов в энергетическом спектре. Эквалайзер устанавливается на приемной стороне. Он, подстраиваясь под разную длину кабеля, принимает и преобразовывает сигнал к виду, приемлемому для дескремблера, рис. 6.17.

Рис. 6.17. Схема основных узлов уровня TP-PMD

Схема кодирования MLT-3. Эта схема описана в спецификациях TP-PMD FDDI и реализует трехуровневый выходной сигнала (+1, 0, -1). Схема аналогична NRZI в том, что перепады уровня в выходном сигнале происходят только тогда, когда на вход поступает 1. Причем, направление перехода из нулевого состояния в положительное или отрицательное определяется предысторией: если последний переход в нулевое состояние был из положительного состояния, то по приходу 1 переход будет в отрицательное состояние, и наоборот, если последний переход в нулевое состояние был из отрицательного, то по приходу 1 переход будет произведен в положительное состояние.

Максимальное число перепадов на выходе кодера имеет место тогда, когда на вход подается последовательность из единиц. Но и в этом случае период волнового фронта будет 4 бита, что эффективно ведет к уменьшению частоты сигнала в линии в 4 раза, то есть 31,25 МГц (вместо 125 МГц), что позволяет приблизиться к требованиям передачи данных по неэкранированной витой паре.

Рис. 6.18. Пример кодирования MLT-3

Скремблер. Применение кодера MLT-3 само по себе еще не достаточно хорошее решение, чтобы удовлетворить требования радиочастотного электромагнитного излучения. Неэкранированная витая пара излучает значительно сильней экранированной витой пары, и, тем более, оптического волокна, особенно если передавать по ней сигнал с полосой 100 Мбит/с. Главное назначение скремблера — уменьшение значений энергетических пиков в спектре излучения витой пары.

Скремблер устанавливается между кодерами NRZI и MLT-3. Он модифицирует последовательность битов после кодера 4В/5В, подмешивая псевдослучайный компонент (используется полиномиальная функция х11 +х9), рис. 6.19. Этот компонент затем удаляется на приемной стороне при помощи дескремблера. Для того, чтобы можно было восстановить битовый поток на приемной стороне необходимо, чтобы скремблер и дескремблер были синхро­низированы между собой. В стандарте FDDI синхронизация происходит при помощи последовательностей символов состояний линии (ILS, MLS, QLS, HLS), что создает определенный рисунок сигнала на приеме. По этому рисунку «запускается» дескремблер, Скремблер и дескремблер имеют совершенно одинаковый принцип действия и используют одно и тоже «затравочное» 11-битовое число. Таким образом, двойное применение скремблирования к биту по­тока восстанавливает прежнее значение.

Взгляд на 10G Ethernet со стороны FPGA разработчика

Многие специалисты знают, что топовое сетевое оборудование использует специальные чипы для обработки трафика. Я принимаю участие в разработке таких молотилок и хочу поделиться своим опытом в создании таких высокопроизводительных девайсов (со интерфейсами 10/40/100G Ethernet).

Для создания нового канала сетевики чаще всего берут оптику, пару SFP+ модулей, втыкают их в девайсы: лампочки радостно загораются, пакеты начинают приходить: чип начинает их передавать получателям. Но как чип получает пакеты из среды передачи? Если интересно, то добро пожаловать под кат.

IEEE 802.3

Ethernet — это стандарт, принятый ассоциацией IEEE. Стандарты 802.3 охватывают все возможные разновидности Ethernet (от 10M до 100G). Сконцентрируемся на конкретной реализации физического уровня: 10GBASE-R («обычный» 10G, без излишеств).

На этом рисунке показаны уровни модели OSI и то, как они отображаются на подуровни протокола Ethernet.

• PHY — физический подуровень.
• MAC — подуровень управления доступом к среде.

• PMD — обеспечивает передачи и приема отдельных бит на физическом интерфейсе.
• PMA — обеспечивает сериализацию/десериализацию данных, а так же выделение клока из последовательных данных (на приеме)
• PCS — обеспечивает скремблирование/дескремблирование, а так же кодирование/декодирование (64b/66b) блоков данных
• XGXS — XGMII расширитель: используется если PHY и MAC находится на расстоянии друг от друга (опционален).
• RECONCILIATION — подуровень, транслирующий XGMII в сигналы MAC.

• Medium — среда передачи.
• MDI — интерфейс, зависимый от среды передачи данных.
• XGMII — 10G интерфейс, независимый от среды передачи данных. Задача XGMII — обеспечить простое и дешевое соединение между PHY и MAC.
• XAUI — 10G интерфейс подключения к трансиверу.

Для каждого типа физического уровня может быть своя реализация отдельных PHY-подуровней: применяется различное кодирование, различные частоты передачи (длины волн), но четкое разделение на уровни везде прослеживается. Наличие независимого от среды интерфейса (XGMII) упрощает разработку прикладной логики чипов, т.к. при любом подключении разработчик где-то получит XGMII. О том, что собой представляет XGMII мы поговорим позже.

Самым близким к среде расположен подуровень PMD: его задачи решают специальные модули, которые хорошо известны сетевым специалистам:

Тип модуля	Интерфейс
XENPAK	XAUI
X2	XAUI
XFP	XFI
SFP+	SFI

В этой таблице уже есть знакомая аббревиатура: XAUI. Оставим рассмотрение XENPAK/X2 на середину статьи, и обратимся к наиболее популярным модулям: XFP и SFP+.

XFI/SFI

XFI и SFI фактически представляют собой один и тот же интерфейс: дифпара, работающая на скоростях от 9.95 до 11.10 гигабод. Набор скоростей обуславливается тем, что несколько стандартов могут использовать этот интерфейс: от 10GBASE-W WAN до 10GBASE-R over G.709. Нас интересует 10GBASE-R LAN с скоростью в 10.3125 гигабод. Одна дифпара используется для приема, другая — для передачи.

XFI/SFI подключается напрямую к ASIC/FPGA

Задачи подуровней PMA и PCS можно решить на чипе, где мы будем выполнять дальнейшую обработку Ethernet пакетов (после того, как выделим их из XGMII). Напомню, что в подуровне PMA необходимо на приеме выделить тактовую частоту и десериализовать входной сигнал. Такую работу могут выполнить специальные аппаратные блоки, которые для других задач нельзя использовать. Эти блоки называются трансиверами. На их подробное описание может уйти целая статья: кому интересно, могут посмотреть посмотреть блок-схему трансиверов в FPGA компании Altera.

После десериализации, данные попадают в подуровень PCS, где производится дескремблирование и декодирование (64b/66b) и отдаются данные в виде XGMII в сторону MAC’a. На передаче выполняются обратные действия.

PCS может быть реализован как с использованием специальных аппаратных блоков (Hard PCS), так и с помощью логики, доступной пользователю (Soft PCS). Разумеется, это утверждение справедливо только для FPGA: в ASIC’ах всё сделанно аппаратно. Производители FPGA закладывают аппаратные PCS блоки для стандартных протоколов, экономя разработчику время и ресурсы FPGA. Наличие таких блоков очень подкупает, т.к. многие стандартные протоколы по опыту работают из коробки, и для большинства из них код предоставляется бесплатно производителем FPGA.

Подключение через внешний чип-трансивер

Трансиверы в FPGA — вещь дорогая, дополнительный десяток трансиверов может значительно поднять цену на чип. Есть более дешевые чипы, с трансиверами, работающими на меньших скоростях (могут сериализовать/десериализовать данные на меньших частотах). Другим высокочастотным интерфейсом, который определен в секции 4 стандарта 802.3, является XAUI: 4 дифференциальные пары с скоростью передачи в 3.125 гигабод (для одной линии передачи).

При использовании XAUI возникает опциональный уровень XGXS, который позволяет отдалить PHY и MAC друг от друга на расстояние. Например, выполнять в разных чипах.

Задачу PMA и PCS в таком подключении могут выполнить специальные 10G трансиверы (Допускаю, что может возникнуть путаница, т.к. чуть ранее «трансиверы» вспыли в FPGA, и теперь тут возникает этот термин. Между прочим, модули XFP/SFP+ тоже называются трансиверами.)

• Необходимо четыре трансивера (четыре аппаратных блока), т.к. используется 4 дифпары для этого интерфейса.
• XAUI PCS использует кодирование 8b/10b. В 10G PCS применяется 64b/66b.

Некоторые PHY-трансиверы могут сразу выдавать на пины интерфейс XGMII и тогда трансиверы в ASIC/FPGA не надо использовать:

• Большой расход пинов: в варианте XGMII у одного чипа используется минимум 78 ножек, против 16 в варианте с XAUI.
• Параллельные интерфейсы могут требовать выравнивания дорожек по плате, что иногда бывает нетривиальным.

Подключение XENPAK/X2

Как я и обещал, мы добрались до этих типов модулей. Несложно увидеть, что их подключение сводится ко второму варианту, только без использования внешнего чипа-трансивера. Модуль возьмет на себя задачи подуровней PMD, PMA и PCS.

XGMII

XGMII определяется в clause 46 стандарта 802.3. Этот интерфейс состоит из независимого приема и передачи. Каждое из направлений имеет 32-битную шину данных (RXD/TXD [31:0]), четыре контрольных сигнала (RXC/TXC [3:0]) и клок, по которому работает направление (RX_CLK/TX_CLK). В стандарте определено, что шины данных и контрольных сигналов анализируются на каждый фронт клока (DDR). По шине данных идёт сам пакет, контрольные сигналы определяют начало помогают «выделять» начало и конец пакета, а так же сообщают об авариях.

• Шина 36 бит (32 + 4) на частоте 312.5 МГц.
• Шина 72 бит (32 * 2 + 4 * 2) на частоте 156.25 МГц.

300 МГц могут себе позволить только топовые (читай, дорогие) FPGA.

• Пропреитарное. После покупки лицензии на такое IP-ядро, вы (чаще всего) получаете зашифрованные исходники (без возможности модификации) и нет особого ограничения на количество чипов, в которых можно использовать это ядро. Пример.
• С открытым кодом. Такие ядра очень полезны для новичков, т.к. код открыт, и можно разобраться как работает. Лицензия на использование определяется отдельно. Пример.
• Самописное.

Чаще всего такое ядро реализуется на логике, которая доступна для пользовательских задач. Однако, есть производитель FPGA, который MAC-ядра реализовал аппаратно, экономя ресуры пользователю.

MAC-ядро, выделив пакет из XGMII и разместив пакет во внутренней памяти чипа, «передает» контроль над пакетом прикладной логике чипа: парсерам, фильтрам, системам коммутации и пр. К примеру, если чип стоит на сетевой карте и будет принято решение о том, что надо пакет переслать на хост, то он может быть отправлен с помощью PCIe в оперативную память, подключенную к CPU.

Личный опыт

С L1 в большей степени приходится сталкиваться инженерам-схемотехникам, которые разводят платы для приборов. FPGA-программисты с этим работают только в начале подъема железа: когда заработал XGMII и все трансиверы прошли тесты, то мы концентрируемся на том, как сделать обработку трафика. В одном приборе сделано подключение по первому варианту: SFI напрямую заходит в FPGA. В двух других по второму варианту (с использованием трансивера и XAUI). Так же есть девайс у которого есть подключение как напрямую SFI, так и через XAUI, но без трансивера (FPGA подключается к другому чипу).

Для использования внешних трансиверов (да и вообще, большинства специализированных чипов) необходимо подписать NDA. С этим особых проблем чаще всего не возникает. Вместе с NDA выдаются различные доки, например, настройки регистров чипа. Из опыта работы с трансиверами от двух разных производителей замечу, что при подъеме железа в первой партии стабильно возникают какие-то проблемы с настройкой трансивера, которые относительно быстро решались: трансиверы многофункциональные и иногда для настройки на необходимый режим работы надо пошаманить. Иногда бывает, что документация на чипы бывает очень плохая, и приходиться перебирать разные варианты, а техподдержка не отвечает или открыто заявляет, что поддержку по этим чипам она не осуществляет.

Один из плюсов использования чипа-трансивера является то, что вместе с документацией может распространяться набор прошивок-настроек, которые необходимо загружать в трансивер при установке определенного типа модуля. На сколько я понимаю, эти прошивки производят хитрую настройку эквалайзеров, без которой определенный тип модулей будет работать с битовыми ошибками. Один из таких SFP+ модулей (с лимитирующим усилителем) лечился именно таким образом. Если подключаться без трансивера, то такие настройки надо готовить самим для ASIC/FPGA, что может быть нетривиальной задачей.

Наличие интерфейса, который независим от среды передачи, очень упрощает жизнь, т.к. код (application logic: парсеры, генераторы, анализаторы, фильтры, и пр.) очень легко портировать из старых проектов в новые, т.к. не важно, какой тип подключения использовался.

Подключение (и обработка) 40G/100G к ASIC/FPGA похожа на 10G, однако, там есть свои нюансы. Если будет интересно, этому можно будет посвятить отдельную статью, правда, большой она не будет.

Hello, habr!

Возьмем обычный UDP-пакет с строчкой «Hello, habr!» и отправим на прибор, что бы посмотреть, как он будет выглядеть на XGMII.

У меня на столе лежит разобранный девайс, на котором чаще всего происходит тестирование новых фич: используем его для наглядного примера. Для этого подготовим специальную прошивку и подключим отладчик, чтобы увидеть сигналы внутри чипа. Подключение 10G сделано по второму варианту: с помощью внешнего трансивера, который отдает данные по XAUI в сторону FPGA. Этот трансивер двухканальный: может работать с двумя SFP+.

Как выглядит XGMII (и наш пакет) внутри FPGA:

В этом приборе внутри FPGA используется 72 битная шина XGMII, работающая на по положительному фронту частоты 156.25 МГц.

• xgmii_rxc — набор контрольных сигналов.
• xgmii_rxd — набор сигналов данных (разбито на байты для удобства).
• IDLE — сигналы отсутствия передачи пакета.
• PREAMBLE — преамбула, обозначает начало передачи пакета.
• L2_HDR — заголовок 2 уровня: Ethernet.
• L3_HDR — заголовок 3 уровня: IP.
• L4_HDR — заголовок 4 уровня: UDP.
• MSG — наше сообщение («Hello, habr!»).
• PAD — заполнение. Присуствует в пакете, если изначальная длина полезной нагрузки была меньше 60 байт.
• FCS — проверочная сумма пакета. По ней можно определить, побился пакет во время пересылки, или нет.
• TERM — сигнал окончания передачи пакета.

Спасибо за уделенное время и внимание! Если появились вопросы, задавайте без сомнений.

Phy что это

PHY (аббревиатура от англ.  Physical layer — физический уровень) — интегральная схема, предназначенная для выполнения функций физического уровня сетевой модели OSI.

Микросхемы PHY позволяют другим микросхемам канального уровня, называемыми MAC, подключиться к физической среде передачи, такой как оптическое волокно или медный кабель. Стандартный микрочип PHY включает в себя модули подуровня физического кодирования (PCS, аббревиатура от англ.  Physical Coding Sublayer ) и подуровня среды передачи (PMD, аббревиатура от англ.  Physical Medium Dependent ). Модуль подуровня физического кодирования выполняет функции кодирования и декодирования передаваемого и принимаемого потока данных. Целью кодирования является упрощение процесса восстановления потока данных приёмником.

• Найти и оформить в виде сносок ссылки на авторитетные источники, подтверждающие написанное.
• Проверить достоверность указанной в статье информации.
• Дополнить статью (статья слишком короткая либо содержит лишь словарное определение).

• Интегральные схемы
• Протоколы физического уровня

Wikimedia Foundation . 2010 .

Полезное

Смотреть что такое «PHY» в других словарях:

-phy — phy·ta; … English syllables

phy — phy·tase; phy·tate; phy·tel·e·phas; Phy·tin; phy·tiv·o·rous; phy·to·bacteriology; phy·to·bezoar; phy·to·biology; phy·to·cecidium; phy·to·chlore; phy·to·ci·dal; phy·to·cide; phy·to·climatology; phy·to·coe·no·sis; phy·to·concretion;… … English syllables

PHY — (often pronEng|ˈfaɪ fye ) is a common abbreviation for the physical layer of the OSI model.A PHY connects a link layer device (often called a MAC) to a physical medium such as an optical fibre or copper cable. A PHY typically includes a PCS… … Wikipedia

phy|la — «FY luh», noun. 1. plural of phylum. 2. plural of phylon … Useful english dictionary

phy|le — «FY lee», noun, plural lae« lee». 1. (in ancient Greece) a tribe or clan, based on supposed kinship. 2. (in Attica) a political, administrative and military subdivision, made chiefly on a geographical basis. ╂[< Greek ph tribe, clan, related… … Useful english dictionary

phy|to|bi|ol|o|gy — «fy toh by OL uh jee», noun. the branch of biology which deals with plants … Useful english dictionary

phy|to|so|ci|ol|o|gy — «FY toh SOH see OL uh jee, SOH shee », noun. the branch of plant ecology dealing with the interrelations among the plants of various areas … Useful english dictionary

PHY — Ethernet PHY Chip PHY ist ein Begriff aus der Computer und Nachrichtentechnik, mit dem ein spezieller integrierter Schaltkreis oder eine funktionelle Gruppe eines Schaltkreises bezeichnet wird, die für die Kodierung und Dekodierung von Daten… … Deutsch Wikipedia

PHY — En électronique et en technologie informatique, PHY est une abréviation couramment utilisée pour désigner la couche physique du modèle OSI (couche de plus bas niveau). Cette couche consiste en une cellule de conversion analogique numérique. En… … Wikipédia en Français

phy|to|ge|og|ra|phy — «FY toh jee OG ruh fee», noun. the science that deals with the geographical distribution of plants: »What bearing had the phytogeography of the past on the evolution and dispersal of major groups like the flowering plants? (London Times) … Useful english dictionary

ИС физического уровня 10/100/1000 Мбит/с промышленного двухканального Ethernet с низким энергопотреблением

Микросхема физического уровня Ethernet с двумя каналами ADIN1300 производства Analog Devices идеальна для организации на производстве мониторинга, контроля и построения распределенных систем управления. Статья посвящена тестированию отладочной платы EVAL-CN0506-FMCZ данной микросхемы и организации передачи данных с ее помощью.

Функции и преимущества схемы

Схема, показанная на рисунке 1, представляет собой двухканальную сетевую карту c микросхемой физического уровня Ethernet с низким энергопотреблением и малыми значениями задержек. Устройство поддерживает скорости передачи данных 10/100/1000 Мбит/с в условиях промышленного Ethernet с использованием линейной или кольцевой топологии.

Наличие двух каналов позволяет организовать кольцевую и линейную топологии сети, широко применяемые для промышленного мониторинга, контроля и в распределенных системах управления. Микросхема Ethernet PHY ADIN1300 была тщательно протестирована на электромагнитную совместимость (EMC) и устойчивость при электростатическом разряде (ESD). Она поддерживает автоматическое согласование для обеспечения связи с удаленными ИС физического уровня (PHY) на наивысшей общей объявленной скорости. ИС физического уровня имеет функцию присвоения временных меток согласно IEEE 1588, что позволяет повысить точность синхронизации в приложениях реального времени и улучшить обнаружение потери соединения для приложений с резервированием и приложений реального времени.

Схема состоит из двух отдельных, независимых 10/100/1000 Мбит/с ИС физического уровня (PHY), в основе которых лежит энергоэффективное ядро физического уровня Ethernet (EEE) со всеми необходимыми аналоговыми линиями связи, буферизацией входных и выходных тактовых сигналов, интерфейсом управления, регистрами подсистемы, интерфейсом управления доступом к среде (MAC) и управляющей логикой.

Устройство питается от отладочной мезонинной платы (FMC) с программируемой логической интегральной схемой (ПЛИС или FPGA), что устраняет необходимость во внешнем источнике питания. Программируемые тактовые генераторы позволяют работать в режиме независимого от среды передачи интерфейса (MII), сокращенного MII (RMII) и сокращенного гигабитного MII (RGMII) MAC-интерфейса. Порты RJ45 со встроенными электромагнитными элементами позволяют минимизировать общие габариты устройства.

Данное решение допускает рабочую длину кабеля до 150 метров на гигабитной скорости и до 180 метров на скорости 100 Мбит/с или 10 Мбит/с. Такое решение обычно используется при кольцевой или линейной топологии. Функция автоматического согласования ADIN1300 позволяет подключаться к другим устройствам PHY на максимальной поддерживаемой скорости.

Рис. 1. Упрощенная блок-схема EVAL-CN0506-FMCZ (все соединения и обвязка не показаны)

Описание схемы

Ethernet

Ethernet – это наиболее распространенная технология пакетной передачи данных для приложений в локальной сети (LAN). Более подробно технология описана в подразделах и спецификациях стандартов 802.3 Института инженеров по электротехнике и электронике (IEEE).

Существуют разные скорости и среды передачи, используемые в рамках Ethernet. Однако, основное внимание в пояснении к схеме уделяется стандартам передачи 10BASE-T, 100BASE-TX и 1000BASE-T по витой паре категории 5e (CAT5e) или категории 6 (CAT6) с прямым или перекрестным соединением.

Линейная и кольцевая топологии сети

Типовые промышленные сети Ethernet организуют в виде линейной или кольцевой топологии. Линейная и кольцевая топологии сети требуют меньшей длины кабельных соединений в сравнении с топологией типа «звезда» и, кроме того, в кольцевой топологии образуется дополнительная линия связи (см. рисунок 2). Каждое устройство, подключенное к линейной или кольцевой сети, должно иметь два порта Ethernet для последовательной передачи пакетов Ethernet по всей сети.

Рис. 2. Линейная и кольцевая топологии

Физический уровень (PHY)

Физический уровень (PHY) — это приемопередатчик с физическим интерфейсом, который реализует функции физического уровня сетевой модели открытых систем (OSI). Физический уровень кодирует и декодирует передаваемые и принимаемые между устройствами данные, сохраняя целостность фреймов и пакетов (см. рисунок 3).

Рис. 3. Типовой сетевой датчик с узлом физического уровня (PHY)

Аппаратная конфигурация PHY – резисторы инициализации

Микросхему ADIN1300 можно сконфигурировать так, чтобы она была готова установить соединение сразу после подачи питания. Такая аппаратная конфигурация подразумевает наличие внешних резисторов инициализации и обеспечивает заранее определенный режим работы после подачи питания в неуправляемых приложениях. Обычно в таких приложениях пользователи не производят настройку PHY по интерфейсу ввода и вывода данных управления (MDIO). Вместо этого неуправляемые приложения подразумевают наличие аппаратно заданной конфигурации PHY для перевода микросхемы ADIN1300 в режим, при котором она будет готова к связи с удаленным PHY-устройством. После подачи питания на ADIN1300 по выходу из состояния сброса происходит захват состояния выводов инициализации, на основе которого PHY производит однозначную настройку различных функций.

В рамках данного пояснения к схеме рассмотрим такие настройки аппаратной конфигурации как скорость, адрес PHY, автоматическое перекрещивание сигналов интерфейса передачи, зависящего от среды (Auto-MDIX), и интерфейс MAC. Отладочная плата EVAL-CN0506-FMCZ имеет посадочные места для различных комбинаций резисторов и определенную конфигурацию по умолчанию. При необходимости резисторы могут быть установлены или сняты для изменения стандартной конфигурации оборудования.

Для получения дополнительной информации об использовании других настроек и таких функций, как энергоэффективный Ethernet (EEE), определение отключения питания, скорость загрузки и программное выключение, необходимо обратиться к документации на ADIN1300.

Физический уровень – MAC-интерфейс

MAC-интерфейс – это проводная среда передачи в рамках CN-0506. Существует три опции интерфейса MAC: RGMII, RMII или MII. RGMII поддерживает все скорости до 1000 Мбит/с, а MII и RMII поддерживают 10 Мбит/с и 100 Мбит/с, соответственно. Интерфейс по умолчанию для CN0506 – RGMII.

Существует два способа выбрать режим MAC-интерфейса: путем аппаратной конфигурации с помощью внешних резисторов и с помощью программной настройки регистров. ADIN1300 имеет многофункциональные выводы MACIF_SEL0 и MACIF_SEL1 (см. документацию на ADIN1300 для получения дополнительной информации), которые, в рамках документа CN-0506, могут быть использованы для настройки интерфейса MAC в соответствии с таблицей 1. Отметим, что выводы MACIF_SEL0 и MACIF_SEL1 имеют внутренние высокоомные резисторы подтяжки. Поэтому, при отсутствии внешних задающих резисторов, интерфейсом MAC по умолчанию является RGMII с задержкой 2 нс.

Таблица 1. Настройка интерфейса MAC

MAC интерфейс	Лог. уровень на MACIF_SEL1	Лог. уровень на MACIF_SEL0
RGMII RXC/TXC, задержка 2 нс	0	0
RGMII RXC, задержка 2 нс	1	0
MII	0	1
RMII	1	1

В рамках данных рекомендаций к схеме выбор MAC-интерфейса ADIN1300 осуществляется программным образом – с помощью регистров GE_RGMII_CFG и GE_RMII_CFG. Также возможен аппаратный выбор интерфейса MAC благодаря наличию посадочных мест для монтажа внешних резисторов подтяжки. Тем не менее, эти резисторы изначально не установлены на плате EVAL-CN0506-FMCZ и, следовательно, интерфейсом MAC по умолчанию на момент включения PHY будет RGMII.

Адрес PHY

Пользователь может задать для микросхемы физического уровня любой из 16 адресов с помощью четырех адресных выводов (PHYAD_x). Адресация PHY позволяет иметь в системе до 16 каналов, управляемых независимо от одного контроллера.

На плате EVAL-CN0506-FMCZ на текущий момент аппаратно заданы конкретные адреса. Но их можно изменить, поменяв конфигурацию резисторов на каждом из каналов. По умолчанию, Каналу 1 назначен Адрес 0001, а Каналу 2 – Адрес 0010.

Программируемый тактовый генератор MAC интерфейса

ADIN1300 имеет три варианта интерфейса MAC: MII, RMII или RGМII. Для интерфейсов RGMII и MII требуется тактовая частота 25 МГц, а интерфейс RMII требует наличия внешнего тактового сигнала 50 МГц. Для пользовательских нужд можно установить кварц 25 МГц рядом с выводами XTAL_I и XTAL_O или, в случае использования RMII, напрямую подать тактовый сигнал 50 МГц с хост-контроллера, интерфейса MAC или свитча.

На демонстрационной плате EVAL-CN0506-FMCZ есть два программируемых тактовых генератора с интерфейсом I 2 C (Y1 и Y2) от 100 КГц до 125 МГц, которые могут обеспечить необходимую каждому ADIN1300 частоту для работы различных MAC-интерфейсов. По умолчанию после подачи питания тактовая частота каждого канала составляет 25 МГц. При использовании MAC-интерфейса RMII генератор можно запрограммировать на частоту 50 МГц. Оба генератора имеют одинаковый I 2 С-адрес, но микросхема преобразователя адреса I 2 C LTC4316 позволяет управлять генераторами независимо друг от друга. LTC4316 преобразует каждый бит путем применения операции «исключающего ИЛИ» (XOR) ко входящему адресу и байту преобразования адреса, который пользователь может сконфигурировать с помощью цепи резисторного делителя.

Интерфейс MDI – встроенные электромагнитные элементы

Интерфейс MDI обычно соединяет ADIN1300 с сетью Ethernet через трансформатор и разъем RJ45. В плате, рассматриваемой в CN-0506, использованы разъемы RJ-45 со встроенными трансформаторами. Встроенные в разъем RJ-45 трансформаторы обычно имеют лучшее экранирование электромагнитных помех (EMI) и меньшую площадь посадочного места, требуя при этом более короткой трассировки линий связи, чем в случае дискретных трансформаторов. Интегрированные электромагнитные элементы – это сам разъем RJ45, синфазные дроссели, разделительные трансформаторы, светодиоды, разделительные конденсаторы и оконечные резисторы. Конструкции могут использовать дискретные элементы из-за различных требований к высоким напряжениям в схеме или если требуется особая компоновка элементов на печатной плате ввиду конкретных требований к электромагнитной совместимости.

Источники питания

Чтобы уменьшить количество источников питания, питание для аналоговой части ADIN1300, MDIO- и MAC-интерфейсов берется с шины 3,3 В питания ПЛИС. Шина питания проходит через ферритовое кольцо для уменьшения шума в системе. Цифровое ядро ADIN1300 требует питания 0,9 В. Это напряжение создается на плате от шины 3,3 В использованием понижающего DC/DC ШИМ-конвертора LT3502, который преобразует напряжение 3,3 В от ПЛИС в 0,9 В, потребляя не более 0,45 Вт.

Обзор программного обеспечения

Типовые ПЛИС, подходящие для использования в рамках CN-0506, производят настройку каждого из ADIN1300 независимо. Каждый PHY (ADIN1300) подключен к назначенному MAC-интерфейсу, и имеются три поддерживаемых режима интерфейса между ADIN1300 и ПЛИС: RGMII, MII и RMII.

Для каждого режима существует отдельная конфигурация ПЛИС (Hardware Design Language – HDL), поскольку для некоторых режимов требуются преобразователи (например, Gigabit MII (GMII) в RGMII). Для выбранного рабочего режима должна быть загружена соответствующая конфигурация ПЛИС для корректной работы пользователя в Linux.

Плата EVAL-CN0506-FMCZ подключается к стандартному FMC-разъему с малым количеством контактов (LPC), который позволяет программному обеспечению работать с различными отладочными платами ПЛИС.

Древа устройств Linux для различных режимов и комбинаций плат-носителей можно найти на веб-странице CN0506 HDL. Для получения дополнительной информации о стандартном образе Linux от Analog Devices, Inc., перейдите на веб-страницу FPGA Image User Guide.

Рекомендации по трассировке печатной платы

Трассировка линий связи Ethernet требует серьезного подхода, особенно на гигабитных скоростях. Проводники ведутся к разъемам RJ45 как дифференциальные пары с контролируемым волновым сопротивлением 100 Ом.

Несмотря на то, что сигналы данных и тактирования, идущие к плате-носителю, имеют более низкие частоты, к ним предъявляются особые требования в части крутизны фронтов, что также требует продуманной трассировки. Проводники на плате EVAL-CN0506-FMCZ проведены по возможности короткими путями, но нельзя забывать о длинах сигнальных цепей и согласовании импеданса на несущей плате, которые должны быть тщательно учтены для подключения CN-0506. Эти факторы важны для общей скорости и производительности CN-0506, но необходимо учитывать их по отдельности.

На рисунке 4 показана точка максимального спада сигнала 1000BASE-T от От V2 до V1 на уровне 98,7%.

Рис. 4. Пиковое дифференциальное выходное напряжение микросхемы физического уровня

Результат тестов производительности

С использованием CN-0506 было проведено несколько тестов, в том числе проверка режима, проверка скорости и проверка длины кабеля. Плата EVAL-CN0506-FMCZ была протестирована в различных режимах, в том числе – с увеличенной длиной кабеля. Результаты подробно описаны в таблицах 2 и 3 для кабеля длиной 4 и 154 м соответственно, без потери пакетов. В таблицах 2 и 3 показаны считанные значения регистра счетчика проверки кадров (FC_FRM_CNT_H и FC_FRM_CNT_L) и регистра счетчика ошибок приема (RX_ERR_CNT) микросхемы ADIN1300 для локального и удаленного PHY по короткому и длинному кабелю, соответственно.

Таблица 2. Демонстрационная система на основе EVAL-CN0506-FMCZ с 4-метровым кабелем

Скорость, Мбит/с	Режим	Локальный Ethernet PHY			Удаленный Ethernet PHY			Статус
		FC_FRM_CNT_H	FC_FRM_CNT_L	RX_ERR_CNT	FC_FRM_CNT_H	FC_FRM_CNT_L	RX_ERR_CNT
1000	RGMII	744	6314	0	744	6314	0	Пройден
100	RGMII	74	26853	0	74	26853	0	Пройден
10	RGMII	7	2890	0	7	2890	0	Пройден
100	MII	74	26849	0	74	26849	0	Пройден
10	MII	7	28900	0	7	28900	0	Пройден

Таблица 3. Демонстрационная система на основе EVAL-CN0506-FMCZ со 154-метровым кабелем

Скорость, Мбит/с	Режим	Локальный Ethernet PHY			Удаленный Ethernet PHY			Статус
		FC_FRM_CNT_H	FC_FRM_CNT_L	RX_ERR_CNT	FC_FRM_CNT_H	FC_FRM_CNT_L	RX_ERR_CNT
1000	RGMII	744	7693	0	744	7693	0	Пройден
100	RGMII	74	26847	0	74	26847	0	Пройден
10	RGMII	7	28900	0	7	28900	0	Пройден
100	MII	74	26849	0	74	26849	0	Пройден
10	MII	7	268900	0	7	268900	0	Пройден

Общие замечания

Если в приложении не требуется скорость до 1000 Мбит/с, то можно применять однопортовый Ethernet-трансивер с более низким энергопотреблением, поддерживающий скорости до 100 Мбит/с – ADIN1200.

В качестве альтернативы преобразователю адреса шины I 2 С можно использовать преобразователь LTC4317 с двумя выходами I 2 С при одном входе, в то время как преобразователь адреса шины I 2 С LTC4318 имеет два входа и два выхода.

Если в приложении не требуется поддержка RMII, схему тактирования можно упростить, используя одиночный кварцевый генератор с фиксированной частотой 25 МГц.

Проверка схемы и испытания

Целостность данных и пропускная способность критически важны в промышленных сетях. Петлевой тест данных позволяет проверить всю систему, включая EVAL-CN0506-FMCZ, кабели и разъемы. Для получения полной информации о настройке и тестировании следует обратиться к руководству пользователя CN0506 User Guide.

Необходимое оборудование

Требуется следующее оборудование:

• Демонстрационная плата EVAL-CN0506-FMCZ
• Кабель Ethernet CAT6
• Отладочная плата ZC706 FPGA
• SD-карта
• Беспроводная клавиатура и мышь с USB-портом типа A
• Адаптер micro USB On the Go (OTG)
• Кабель мультимедийного интерфейса высокого разрешения (HDMI) «штекер-штекер»
• HDMI-монитор
• Образ Linux от Analog Devices, настроенный для использования с CN0506

Начало работы

Подготовьте SD-карту, следуя подробным инструкциям, приведенным в кратком руководстве AD-FMC-SDCARD для Xilinx Zynq и Altera SoC, в том числе проделайте следующее:

1. Загрузите актуальный образ FPGA Linux
2. Отформатируйте SD-карту
3. Запишите образ FPGA Linux на SD-карту
4. Скопируйте файл boot.bin и файл древа устройств для CN-0506 в загрузочный раздел SD-карты.

Функциональная блок-схема

На рисунке 5 показана функциональная блок-схема тестового стенда.

Рис. 5. Функциональная блок-схема тестового стенда

Настройки

Для настройки стенда выполните следующие действия:

1. Установите плату EVAL-CN0506-FMCZ на отладочную плату ПЛИС Xilinx ZC706 в разъем LPC FMC, закрепив ее с помощью 10 мм стоек.
2. Вставьте предварительно сконфигурированную SD-карту в плату Xilinx ZC706.
3. Соедините кабелем Ethernet два разъема RJ45 Ethernet, создав петлю.
4. Подключите кабель HDMI к монитору HDMI и плате Xilinx ZC706.
5. Подключите адаптер micro USB OTG к разъему micro USB на Xilinx ZC706.
6. Подключите донгл USB типа A к переходнику USB OTG для подключения беспроводной клавиатуры и мыши
7. Подключите выходной разъем адаптера питания к Xilinx ZC706, а другой конец – в розетку электросети.

Тестирование

Система тестируется в режиме петли путем генерации большого набора данных, которые будут отправлены из одного канала в другой, а затем – обратно. На рисунке 6 представлена фотография демонстрационной платы EVAL-CN0506-FMCZ.

Рис. 6. Демонстрационная плата EVAL-CN0506-FMCZ

Полную информацию и подробности относительно настройки стенда и о том, как использовать EVAL-CN0506-FMCZ, можно найти в руководстве пользователя CN0506 User Guide.