Какое состояние триггера хранит информацию

Триггеры

Самым простым триггером, который можно построить, является триггер на двух инверторах. Он не имеет входов, поэтому изменить его состояние невозможно. Выход [math]Q[/math] будет всегда иметь состояние, заданное при создании, а [math]\overline[/math] будет всегда иметь обратное [math]Q[/math] значение. Однако, недостаток такого триггера очевиден — его состояние нельзя менять.

Если добавить к такому триггеру входы, то получится простейший триггер, состояние которого менять можно — [math]\mathrm[/math] -триггер. Он имеет два входа: [math]R[/math] (reset) и [math]S[/math] (set), и два выхода: [math]Q[/math] и [math]\overline[/math] (инвертированный [math]Q[/math] ). Рассмотрим принцип работы [math]\mathrm[/math] -триггера. Изначально на выходе [math]Q=0[/math] и [math]\overline=1[/math] . При подаче [math]1[/math] на [math]R[/math] , [math]0[/math] на [math]S[/math] выходное значение триггера становится нулем (происходит сброс значения), при подаче [math]0[/math] на [math]R[/math] , [math]1[/math] на [math]S[/math] выходное значение триггера становится единицей (происходит установка нового значения). При подаче двух нулей триггер свое состояние не меняет, выходное значение при подаче двух единиц не определено. Для вычисления следующего значения необходимо знать предыдущее значение, поэтому обычно за начальное состояние берется [math]Q=0[/math] , [math]\overline=1[/math] . Предположим, что первые биты, которые мы даем на вход, являются нулями. Тогда, так как [math]Q=0[/math] , можно вычислить [math]\overline[/math] , используя [math]S[/math] , а затем, посчитать [math]Q[/math] через [math]R[/math] и убедиться в том, что [math]Q=0[/math] . Это показывает, что значения [math]Q[/math] и [math]\overline[/math] согласованы. Аналогично можно показать, что выходы согласованы и при [math]Q=1[/math] , [math]\overline=0[/math] .

[math]R[/math]	[math]S[/math]	[math]Q[/math]
0	0	Предыдущее значение
0	1	1
1	0	0
1	1	Не определено

Синхронный RS-триггер

Существенным недостатком [math]\mathrm[/math] -триггера является то, что если один из сигналов на вход придет раньше другого, триггер примет неправильное состояние. Для того, чтобы избежать этой проблемы, вводится еще один входной сигнал — сигнал синхронизации. Синхронный [math]\mathrm[/math] -триггер будет как-либо реагировать на входные сигналы только в том случае, когда на вход [math]C[/math] подана единица. В остальном синхронный [math]\mathrm[/math] -триггер не отличается от обычного [math]\mathrm[/math] -триггера.

[math]C[/math]	[math]R[/math]	[math]S[/math]	[math]Q[/math]
0	0	0	Предыдущее значение
0	0	1	Предыдущее значение
0	1	0	Предыдущее значение
0	1	1	Предыдущее значение
1	0	0	Предыдущее значение
1	0	1	1
1	1	0	0
1	1	1	Не определено

JK-триггер

[math]\mathrm[/math] -триггер по принципу работы похож на синхронный [math]\mathrm[/math] -триггер. [math]J[/math] (jump) является аналогом [math]S[/math] (set), [math]K[/math] (kill) является аналогом [math]R[/math] (reset). При подаче единицы на бит синхронизации и при подаче единицы на [math]J[/math] и нуля на [math]K[/math] на выходе единица, при подаче нуля на [math]J[/math] и единицы на [math]K[/math] на выходе ноль. При обоих нулях выдается предыдущее значение. Существенным отличием [math]\mathrm[/math] -триггера от [math]\mathrm[/math] -триггеров является то, что состояние с двумя единицами на входе определено. При обеих единицах на выход подается инвертированное предыдущее значение. Стоит заметить, что [math]\mathrm[/math] -триггер существует только с синхронизацией, потому что без синхронизации при подаче на входы двух единиц, триггер бы постоянно переключался и не остановился бы в каком-то конкретном значении, а, если есть синхронизация, при подаче двух единиц, триггер меняет значение только при изменении сигнала синхронизации.

[math]C[/math]	[math]J[/math]	[math]K[/math]	[math]Q[/math]
0	0	0	Предыдущее значение
0	0	1	Предыдущее значение
0	1	0	Предыдущее значение
0	1	1	Предыдущее значение
1	0	0	Предыдущее значение
1	0	1	0
1	1	0	1
1	1	1	Инвертированное предыдущее

[math]\mathrm[/math] -триггер является универсальным триггером, на его основе можно построить множество других триггеров, например [math]\mathrm[/math] -триггер.

T-триггер

[math]\mathrm[/math] (toggle)-триггер является триггером, изменяющим свое выходное значение на противоположное на каждом такте, когда на входы [math]T[/math] и [math]C[/math] поданы единицы. На основе нескольких [math]\mathrm[/math] -триггеров можно построить счетчик. [math]\mathrm[/math] -триггер тоже строится на основе [math]\mathrm[/math] -триггера.

Триггеры

Триггер — электронная схема, имеющая несколько устойчивых состояний, сохраняющихся длительное время (пока включено электропитание схемы). Соответственно триггеры могут выполнять функцию элементов памяти. В цифровой технике используются бистабильные триггеры с двумя устойчивыми состояниями, которые кодируют значения логических «0» и «1». Триггеры могут быть построены на дискретных элементах (транзисторные каскады) и на логических элементах — цифровые триггеры. Также триггер может быть представлен в виде электромеханической аналогии (релейной схемы).

1 Классификация триггеров.

Триггеры различаются по логике работы и по способу приема и запоминания информации. Ниже представлена классификация триггеров, предложенная в книге Е.Угрюмова «Цифровая схемотехника». В ней выделены наиболее популярные типы триггеров, однако количество их разновидностей гораздо больше.

а) По логике работы:
1) RS — с раздельными входами записи «1» — «установки» (вход S) и записи «0» -«сброса» (сигнал R).
2) D — триггер задержки информационного сигнала (Delay).
3) T — тактируемый (Tact) или счетный триггер.
4) JK — универсальный триггер.
5) комбинированный — например, RST — тактируемый со входами «установки» и «сброса».
6) со сложной логикой — с группами входов, связанных логическими зависимостями. Например, JK-триггер с тремя входами J и тремя K, связанными конъюнкцией: (J1*J2*J3) и (K1*K2*K3).
б) По способу приема информации:
1) Асинхронные (нетактируемые) — переход в новое состояние происходит по изменению состояния управляющих (информационных) входов.
2) Синхронные (тактируемые) — переход в новое состояние под воздействием информационных входов происходит по только сигналу на специальном тактовом (синхронизации) входе (С / CLK / CLOCK).
Примечание: у реальных триггеров наряду с синхронизируемыми информационными входами сохраняют асинхронные информационные входы, чтобы обеспечить асинхронную установку или сброс триггера при реинициализации системы («сброс» или включение питания).
— Синхронные управляемые уровнем — при одном уровне тактового сигнала триггер воспринимает состояние управляющих входов, а при другом — не воспринимает и остается в одном состоянии, сохраняя записанную в него информацию. Типичный триггер управляемый уровнем — «триггер-защелка» (latch).
— Синхронные управляемые фронтом — При управлении фронтом переходы из состояния в состояние происходят по фронту тактового сигнала.

в) По внутренней структуре:

1) Одноступенчатые: в их внутренней структуре одна запоминающая схема, которая переключает свое состояние (запоминает данные) под влиянием управляющих сигналов. По одноступенчатой схеме строятся асинхронные триггеры и синхронные управляемые уровнем.
2) Двухступенчатые (или многоступенчатые) триггеры состоят из двух одноступенчатых триггеров. При переключении двухступенчатого триггера сначала переключается первая, а только следом — вторая. Это позволяет записывать данные только по фронту синхроимпульса, не реагируя на изменения на информационных входах в течении синхроимпульса. Т.е. по многоступенчатой схеме строятся синхронные управляемые фронтом триггеры. Это наиболее применяемый сегодня тип триггеров.

2 Структура триггера.

Триггеры состоят из двух блоков: схемы памяти (фиксатора) и схемы управления.
Электрически элемент памяти любого триггера это схема с положительной обратной связью. В частности, фиксатор цифрового триггера представляет собой два соединенных «крест-накрест» элемента НЕ (см. Рисунок 2, а).
Если на выходе одного элемента НЕ установилась «1», то она попадет на вход второго элемента НЕ и на его выходе будет «0», который, в свою очередь попадет на вход первого элемента НЕ и удержит на его выходе «1». Таким образом схема находится в устойчивом состоянии, которое будет сохраняться бесконечно долго — пока на схему памяти подано электропитание. Если же на выходе первого элемента изначально установился «0», то на выходе второго элемента будет «1», т.е. схема памяти переключится в противоположное состояние.
Если принять выход одного из этих элементов (допустим первого по описанию, приведенному выше) как выход всей схемы, то в первом из описанных устойчивых состояний схема памяти запомнит «1», а во втором запомнит «0». Выход второго элемента НЕ всегда будет в противоположном состоянии относительно выхода — его называют инверсным выходом. Выход (или «прямой» выход) обозначают Q. «Инверсный» выход обозначают nQ.
Схема из двух инвертеров не позволяет переключать ее из одного состояния в другое. Чтобы выполнить это, элементы НЕ заменяют элементами И-НЕ или ИЛИ-НЕ. Соответственно у схемы памяти появляются два входа, один из которых (этот вход называют входом «установки» — SET или S) выполняет переключение схемы в состояние «1» на выходе, а другой (этот вход называют входом «сброса» — RESET или R) — в состояние «0» не выходе.
Рассмотрим работу схемы с элементами ИЛИ-НЕ. Входы SET и RESET будут иметь активный уровень «1» и неактивный «0». Когда на входы R и S подан неактивный уровень логического «0» значение на выходе будет непредсказуемым — оно установится случайным образом при включении электропитания. Если для вышерассмотренной схемы на вход первого элемента ИЛИ-НЕ подать «1», то на выходе Q установится «0», а на nQ -«1», т.е. триггер запомнит «0» и будет сохранять это значение, даже если вход перейдет в неактивное состояние «0». В соответствии с таким действием данный управляющий вход называют R (Reset или Сброс). Если же «1» подать на второй вход, то на выходе Q установится и будет «запомнена» логическая «1» (nQ = 0), которая сохранится при переходе входа S в неактивное состояние «0». Соответственно этот вход называют S (Set или Установка).
Есть две важных особенности использования элемента памяти:
1. Если на входы R и S нельзя одновременно подать активные сигналы, фиксатор перейдет в состояние, когда на обоих выходах будет «1». Такое состояние считается недопустимым, так как на выходах Q и nQ должно быть противоположное значение. Кроме того, при снятии активных уровней с обоих входов R и S одновременно, невозможно предсказать, в какое состояние переключится элемент памяти.
2. Переключения фиксатора — «запоминание» — происходит в момент перехода управляющего сигнала R или S в активный уровень, и после этого, элемент памяти не изменяет своего состояния вне зависимости от того сохранился ли активный уровень на входе R или S или опять стал пассивным.
Аналогично описанной схеме работает и схема памяти на базе элементов И-НЕ. Разница только в полярности управляющих сигналов: в данном случае активным уровнем управляющих сигналов будет «0» и они будут соответственно называться nR и nS.
Описанная выше схема памяти является простейшим триггером — его называют триггером RS-типа или RS-триггером. RS-триггер достаточно неудобен в управлении, но может быть усовершенствован и преобразован в другие типы триггеров путем подключения дополнительной схемы управления. Таким образом RS-триггер основа большинства триггеров других типов.
Данная схема памяти имеет два независимых управляющих входа R и S, записывающих в нее «0» и «1» соответственно.
Однако использование только входов R и S не всегда удобно и сильно ограничивает возможности по запоминанию значений и по использованию триггеров в последовательностных схемах. Поэтому добавляют схему управления, которая преобразует более сложные комбинации управляющих сигналов, в том числе последовательности сигналов, в описанные сигналы R и S. Схема управления задает как логику (правила реакции на входные сигналы) работы триггера, так и способ приема информации триггером.

3. Асинхронные и синхронные управляемые фронтом триггеры

3.1. RS-триггеры.

Функционирование и внутренняя схема асинхронного RS — триггера соответствует описанной выше схеме памяти. Данный тип триггера фактически не имеет схемы управления на входе.

Синхронные RS — триггеры с управлением уровнем имеют вход синхронизации (С), сигнал на котором разрешает управление с информационных входов, пока находится в активном состоянии. Входные информационные сигналы «пропускаются» через логические вентили И (для схемы на базе элементов ИЛИ-НЕ, активный уровень (С) = 1) или через вентили ИЛИ (для схемы на базе элементов И-НЕ, активный уровень (С) = 0).
Характерной особенностью триггерных схем, управляемых уровней синхроимпульса, является то, то изменение уровней информационных сигналов в течение действия синхроимпульса приводит к изменению состояния триггера. Если по фронту синхросигнала в триггер было занесено значение «1», и далее в течение удержания активного уровня синхросигнала C информационные сигналы приняли значения R =1, S =0, то это приводит к переключению триггера в состояние «0». Следовательно, для обеспечения работы триггера сигналы R и S должны оставаться неизменными в течении активного уровня синхроимпульса, а изменяться в течение паузы между синхроимпульсами.

Синхронный RS-триггер с управлением по фронту построен по многоступенчатой схеме, описанной ниже.
RS-триггеры редко используются как самостоятельные элементы, но, как говорилось выше, являются элементом памяти (фиксатором) в составе других типов триггеров.

3.2. D-триггеры.

D-триггером (или триггером задержки сигнала) называют триггер с одним информационным входом (D) и входом синхронизации (С). По импульсу синхронизации © состояние на входе (D) сохраняется в триггере и устанавливается на выходе (Q). Состояние выхода Q останется неизменным до следующего импульса на входе синхронизации. Как видно из описания D-триггер является синхронным (обязательно используется сигнал синхронизации). Можно построить также схему асинхронного D-триггера (см. Рисунок 4 а)), но она будет иметь смысл только как повторитель с задержкой на переключение, а не как схема памяти. Асинхронные D-триггеры почти не используются.
Из широко применяемых первый — D-триггер с управлением по уровню, так же называемый «триггер-защелка» (LATCH) (см. Рисунок 4 г). Он прозрачен для входного информационного сигнала пока сигнал синхронизации © в активном состоянии и защелкивает значение на выходе (Q) в момент перехода (С) в неактивное состояние. Такой D-триггер представляет собой RS-триггер с синхронизацией по уровню, у которого на вход S подключен информационный сигнал (D), а на вход ® — инвертированный информационный сигнал. То есть в схему управления добавляется один инвертор «по входу». Входы Rd и Sd используются для асинхронных сброса или установки триггера в определенное состояние и удержание его в этом состоянии, если требуется. Для устойчивой работы такого D-триггера необходимо, чтобы состояние входа D не изменялось в момент действия синхроимпульса на входе С.

Для расширения функциональности к D-триггеру можно добавить вход разрешения V. При активном уровне (в данном случае «1») на данном входе триггер работает в вышеописанном режиме, при V = «0», триггер не реагирует на входы С и D. Поведение DV-триггера описывается формулой Qn+1 = DnVn  Qn .
Второй тип, наиболее часто используемый — D-триггер с управлением по фронту синхросигнала, так называемый FLIP-FLOP. Данные записываются в него в момент перепада синхросигнала и сохраняются неизменными до следующего фронта. Такие триггеры строятся по двухступенчатой схеме и будут описаны ниже.
D-триггер является одним из самых широко используемых типов. Такие триггеры выпускаются отдельные микросхемы, а также являются базовыми структурными элементами многих ПЛИС. Несколько D-триггеров, с объединенными тактирующими входами образуют многоразрядные регистры: синхронные регистры (управление по уровню) или регистры-защелки (управление по фронту).

3.3. Т-триггеры.

Т -триггер представляет собой схему с одним логическим входом Т. Так как этот триггер работает в режиме учета импульсов на входе, его иногда называют счетным триггером (триггером со счетным входом). Т -триггер изменяет свое состояние на противоположное после воздействия импульса, поступающего на вход Т, т.е. его функционирование описывается формулой:

Схема простейшего Т -триггера с элементами задержки и в цепях обратной связи приведена ниже (см. Рисунок 5). Элементы задержки обеспечивают надежноепереключение триггера, причем время задержки tз на этих элементах должно быть больше длительности синхроимпульса на входе Т

Пусть Q = 1, Q`= 0. Поступающий на счетный вход импульс приводит к появлению нулевого сигнала на выходе элемента D4 (на его входах — две «1») и последовательной установке сигналов Q = 1, Q`= 0, т.е. к опрокидыванию триггера в нулевое состояние. При этом сигнал на входе D3 не изменяется, так как на его входе в течение tз действует нулевой сигнал, поступающий с выхода Q` через элемент задержки D5.
После окончания действия счетного импульса сигналы на выходах элементов D3 и D4 принимают единичные значения, а на вход D3 через элемент задержки D5 поступает разрешающий уровень с выхода Q`. В результате следующий счетный импульс перебросит триггер в исходное состояние.
Элементы D5 и D6 обеспечивают задержку появления сигналов обратной связи с тем, чтобы в течение действия счетного импульса не происходило многократного переключения триггера. В интегральных триггерах роль элементов задержки могут выполнять либо логические элементы, либо специальные полупроводниковые приборы с накоплением заряда. Однако, в силу жестких ограничений на длительность импульса на счетном входе и сложности реализации элементов задержки, Т-триггеры на базе RS-триггера с управлением уровнем синхросигнала почти не используются, а применяются триггеры с управлением по фронту синхросигнала.
ТV-триггер является разновидностью Т-триггера с дополнительным входом разрешения счета. Принцип его работы аналогичен DV-триггеру, описанному выше.

JK -триггер похож на RS — триггер (вход J эквивалентен входу S, а вход К — входу R), но не имеет запрещенного состояния К®=1, J(S)=1. При условии J=K=1 триггер осуществляет инверсию предыдущего состояния, а при остальных комбинациях входных сигналов функционирует в соответствии с таблицей истинности RS -триггера.
JK -триггер можно получить из RS -триггера, связав выходы триггера с его входами обратной связью. При этом схема управления должна быть построена таким образом, чтобы на входах R и S единичные сигналы одновременно не появлялись. Тогда при J = K =1 схема управления принуждает триггер работать в режиме переключения (счетный режим), так как, благодаря связи с выхода на вход, учитывается предшествующее состояние схемы, и сигнал направляется на соответствующий вход RS -триггера, вызывая его переключение.
Принципиально можно построить асинхронный JK -триггер (см. Рисунок 6 а), но они очень неустойчивы практического применения не находят: для нормальной работы асинхронного триггера в счетном режиме длительность управляющих сигналов не должна превышать времени переключения триггера, что очень сложно обеспечить на практике. В противном случае схема будет непрерывно переходить из одного состояния в другое, пока хотя бы один из сигналов не станет равным нулю.

Синхронный вариант JK -триггера с управлением уровней синхроимпульса получается из асинхронного путем добавления входа для подачи синхроимпульсов (Рисунок 6.в). В этой схеме занесение информации в триггер происходит при поступлении синхроимпульса. Максимальная длительность синхроимпульса должна быть чуть меньше, чем задержка в цепочке D1(D2)+D4(D3). Превышение этой величины вызывает появление ложного сигнала на выходе элемента D4(D3), что может привести к повторному переключению триггера. С другой стороны, длительность синхроимпульса ограничена по минимуму задержкой цепочки D1+D2, чтобы успел переключиться триггер. Чтобы выполнить эти условия на практике потребуется подбирать задержки элементов (причем, у D3 и D4 они должны быть больше чем у D1 и D2) и длительность синхроимпульса. Учитывая большие разбросы временных параметров, выполнить все условия на практике не представляется возможным. Поэтому рассмотренные синхронные JK -триггера также как и асинхронные на практике фактически нереализуемы. Работоспособность JK -триггеров обеспечивается только в схемах, управляемых фронтом (срезом) синхроимпульса.

Виды триггеров и особенности их работы

Электроника предполагает точное выполнение заданной программы с учетом текущего состояния всей логической схемы. За часть работы электронной цепи отвечают триггеры. Статья опишет — основные типы триггеров, их устройство и принцип работы, а так же расскажет зачем такие устройства используются в электронных схемах. Отдельно будет описан симметричный триггер.

Определение

Что такое триггер? Триггером называют электронное устройство, обладающее способностью довольно долгое время находиться в 1-ом из 2-х стабильных состояний, а так же чередовать их из-за воздействия какого-то внешнего сигнала. Триггер — это по сути простая электроника, от которой зависит работоспособность более сложных систем

Он способен хранить двоичную информацию (ноль или один) после того, как перестанут действовать входные импульсы. Основное назначение устройства, это переключение из одного состояния в другое. Хранит триггер в своей памяти 1 бит информации, которые и определяют его текущее состояние: логический «0» или логическая «1».

Какие входы есть у триггера? Любой триггер может иметь несколько входов, которые бывают:

1. Информационными. Они отвечают за общее состояние устройства в момент работы всей цепи.
2. Управляющими. Отвечают за установку триггера в предварительное положение и за его дальнейшую синхронизацию.

Работа устройства строится на 2 элементах «И-НЕ», 2 «ИЛИ-НЕ» и других, некоторые разновидности триггеров работают на логических элементах КМОП, ТТЛ, ЭСЛ. Принцип работы любого триггера зависит от количества входов/выходов, а также от типа самого устройства.

В электронике используются устройства на транзисторах или микросхемах. Транзисторные модели применяются при сложных интегральных схемах старого типа. Логическая микросхема обладает меньшими габаритами, хранит информацию без перегрева и перегрузок. Поэтому их используют в более миниатюрных и сложных цепях современной электроники.

Разновидности

Для того чтобы разобраться как работает триггер, необходимо понять к какому классу и типу он относится. Существуют 2 основных класса этих устройств:

1. Синхронные с двумя основными классами: статическими и динамическими.
2. Асинхронные.

Обе разновидности имеют схожий принцип работы. Отличие заключается только в процессе перехода сигнала из одного состояния в другое. Асинхронные делают это напрямую, а синхронные работают исходя из этого сигнала.

Асинхронные

Асинхронные RS-триггер имеет 2 основных входа «R» и «S». Также предусматриваются выходы «Q» и «Q−». Устройство RS триггера позволяет выполнять следующую последовательность:

1. Вход «S» является установочным. На него подается высокое напряжение, вследствие чего логический выход «Q» устанавливается как «1».
2. Вход «R» отвечает за сброс положения. Высокое напряжение в виде логической «1» на этом входе предполагает установку 0 на выходе «Q», а на выходе «Q–» – «1».

Асинхронный RS-триггер условно работает следующим образом:

1. При подаче напряжения на вход «S» устройство включается и хранит такое состояние даже при потере положительного сигнала.
2. При подаче сигнала на вход «R» устройство отключается, при этом сохраняя логический 0 на выходах.

Схема RS-триггера асинхронного типа самая простая. Она работает без синхронизации с дополнительным входом. Используется RS компонент в простых элементах или как дополнение для более сложных триггеров.

Далее будет представлена УГО, таблица истинности и общая схема такого триггера.

Синхронные

Немного более сложное устройство. Работают с дополнительной синхронизацией сигналов. Эти RS-триггеры также имеют входы «R» и «S», а также выходы «Q» и «Q–». Отличие заключается в наличие синхронизирующего входа «С». Этот контакт нужен для синхронизации входящих сигналов. Называют этот вход «clock» или тактовый. Триггер имеет следующий принцип работы:

1. Первоначально сигнал поступает к контакту входа «С» и проходит синхронизацию.
2. С контакта «С» сигнал поступает на вход «S» в виде логической 1 или высокого напряжения.
3. На «Q» устанавливается логическая 1, а сам цепь при этом включается.

Синхронизация используется для снижения части помех. Часто RS-триггеры этого типа используют для цепей с параллельным подключением, значительно снижая помехи от элементов с высокой магнитной индуктивностью.

Графическое обозначение, таблица истинности и диаграмма устойчивых состояний устройства представлена ниже.

Асинхронные и синхронные модели далеко не единственные, которые использует схемотехника для построения логических моделей работы. Далее будут представлены разновидности триггеров с иным принципом работы.

D-триггер

Эти виды простых триггеров так же используют для хранения информации о своем текущем состоянии один бит памяти. Используют его в простых электронных схемах вычислительных устройств и автоматики. Данная модель также относится к синхронному типу и имеет вход «С». Главное отличие заключается в замене 2 входов «R-S» на один контакт «D». Применение всего одного входа и наличие синхронизации позволяет значительно упростить работу устройства. Для работы D-триггера используется следующая схема:

1. На контакт «С» поступает сигнал логической 1 или высокое напряжение.
2. Сигнал проходит синхронизацию.
3. Поступает на контакт входа D.
4. Если выход «Q» находился в состоянии логической 1, то он включается.
5. Если на выходе «Q» находился логический 0 или этот контакт находился в состоянии сброса, логическая 1 передается на выход «Q−».

Иными словами, состояние триггера на выходе зависит от его предыдущего положения. Если предыдущее положение было в состоянии высокого напряжения, то на этот выход поступит логическая 1. Если положение было в состоянии сброса, то логический 0.

Практически все D-триггеры являются динамическими. При динамическом управлении состоянием триггера используется понятие фронта. Фронтом называют переход от 1 к 0. Подразумевается 2 вида фронта:

1. Передний. При этом положении осуществляется переход от 0-1.
2. Задним фронтом является переход сигнала от 1 к 0.

Существуют разновидности D устройств с дополнительным входом V. Название этого входа расшифровывается как проверочный. Работает такой элемент с неким замедлением. Оно необходимо для предварительной синхронизации сигнала, с его последующим подтверждением. При этом не играет особой роли, сколько памяти занято в устройстве. Обычные и DV-триггеры предназначены для работы в сложных устройствах с множеством ячеек. Например, в электронных счетчиках эти устройства отвечают его за актуальное значение. При его смене состояние триггера изменяет свой фронт.

Далее приведена таблица истинности и УГО фронтов.

Т-триггер

Триггеры типа T на логических элементах включают в себя многие возможности ранее описанных устройств. Есть модели асинхронного и синхронного типа, динамические и с дополнительным подтверждающим входом.

Асинхронные

При получении положительного сигнала на вход, на выходе получается напряжение в 2 раза выше входного. Такой эффект возможен только при импульсном сигнале, поступающем на T вход. При этом частота поступления по временной шкале не имеет препятствий, а значит сигнал доходит гораздо быстрее. Асинхронные T устройства в состоянии логической 1 на выходе имеют противофазу инверсного выхода.

Синхронные

Эти T-триггеры подобны асинхронным. Исключение состоит в наличие тактового сигнала на входе. Также существует противофаза на инверсном выходе и появление удвоенного напряжения.

Устройство T элементов можно легко отнести к делителям импульсных сигналов. Эти элементы работают только при наличии переднего фронта. Иными словами, осуществляется переход от 0 к 1. Но разница заключается в учете временного интервала между импульсами.

Триггеры типа T часто используются в логических вычислительных процессах. Осуществляется это за счет функции увеличения или снижения напряжения:

1. При увеличении частоты на выходе с логической 1, осуществляется запись положительного числа.
2. При уменьшении частоты на инверсном выходе при логическом 0, осуществляется запись отрицательного числа.

При учете, сколько памяти необходимо для перехода и деления сигнала, элемент может быть дополнен входом подтверждения. Программирование с использованием T-триггера допускает использование устройства в различных электронных счетчиках без встроенной памяти. Далее дана диаграмма работы устройства.

JK-триггер

Является самым универсальным электронным элементом. В этих устройствах присутствуют:

1. Входы «J» и«K» в качестве информационных. При этом «J» — обычный вход «S», а «K» — вход «R».
2. «С» — вход динамический.
3. «R» и «S» статические.

JK устройство работает по принципу перехода из одного состояния в другое, но с учетом единицы времени. Также существует разность при подаче сигнала на вход синхронизации. Иными словами, если на оба входа JK подать логическую 1, то на его выходах появится прямо противоположное значение. Но при этом устройство не воспримет наличие двух 1 единиц как ошибку.

В зависимости от назначения, в данном триггере может использоваться так называемый фронт (передний или задний). В этом случае устройство считается синхронным, а его состояние определяется актуальным положением логических чисел. При расчете рабочего состояния элемента также учитывается возможность одновременного использования устройства в качестве T или D триггера. В этом случае учитывается параметр временного интервала поступления сигнала, какое напряжение будет получено при выходе и устойчивость состояния элемента. Информатика часто использует этот элемент в качестве универсального устройства контроля состояния устойчивой работы простых логических функций. Далее дана диаграмма работы устройства.

Симметричный

Симметричный триггер относится к особому виду элементов. Он создается на транзисторах и является усилителем постоянного тока двухкаскадного типа. Работает устройство за счет использования транзисторов с полностью идентичными параметрами.

Принцип работы следующий:

1. При подаче напряжения на устройство, транзистор VT1 считается открытым. Напряжение его коллектора равняется 0.
2. В этот момент транзистор VT2 закрыт. Его коллектор имеет положительное напряжение.
3. Для осуществления перехода из одного состояния в другое используется импульс напряжение. Этот импульс создается конденсатором.
4. При появлении импульса транзисторы меняют свое состояние.

При смене положения транзисторов создается перепад напряжения, и оно значительно снижается.

В схемах симметричных триггеров основным элементом является система запуска. Она может отличаться по способу управления и месту, с которого поступил пусковой импульс.

1. Раздельное управление. Предполагает подачу напряжения на определенный вход триггера. При таком управлении элемент считается RS-триггером.
2. Общее или счетное управление. Напряжение подается на общий входной контакт. При таком подключении, устройство схоже по параметрам с Т-триггером.

Место поступления импульса может быть от коллектора или базы транзистора. При таких схемах подключения существует вероятность появления ложного или вторичного сигнала. Он отсекается путем подключения диода.

Основным недостатком симметричных элементов является полная зависимость от времени поступления импульсного сигнала и его длительности. Если длительность недостаточная, импульс не успеет открыть транзистор, а значит не произойдет закрытие второго транзистора.

Такие устройства используются в устройствах учета импульсов, генераторах частоты, переключателях радиоэлектронных цепей.

Заключение

С триггерами в жизни мы сталкиваемся довольно часто, ведь они широко используются в различных сферах. В данной статье было приведено описание и области использования различных разновидностей данного устройства. При ремонте электронного оборудования важно знать: для чего нужен этот элемент, где он используется и по какому принципу работают такие устройства.

Что такое триггер, для чего он нужен, их классификация и принцип работы

Триггер – элемент цифровой техники, бистабильное устройство, которое переключается в одно из состояний и может находиться в нем бесконечно долго даже при снятии внешних сигналов. Он строится из логических элементов первого уровня (И-НЕ, ИЛИ-НЕ и т.д.) и относится к логическим устройствам второго уровня.

На практике триггеры выпускаются в виде микросхем в отдельном корпусе или входят в качестве элементов в состав больших интегральных схем (БИС) или программируемых логических матриц (ПЛМ).

Классификация и типы синхронизации триггеров

Триггеры делятся на два больших класса:

• асинхронные;
• синхронные (тактируемые).

Принципиальное различие между ними в том, что у первой категории устройств уровень выходного сигнала меняется одновременно с изменением сигнала на входе (входах). У синхронных триггеров изменение состояния происходит только при наличии сихронизирующего (тактового, стробирующего) сигнала на предусмотренном для этого входе. Для этого предусмотрен специальный вывод, обозначаемый буквой С (clock). По виду стробирования синхронные элементы делятся на два класса:

• динамические;
• статические.

У первого типа уровень выхода меняется в зависимости от конфигурации входных сигналов в момент появления фронта (переднего края) или спада тактового импульса (зависит от конкретного вида триггера). Между появлением синхронизирующих фронтов (спадов) на входы можно подавать любые сигналы, состояние триггера не изменится. У второго варианта признаком тактирования является не изменение уровня, а наличие единицы или нуля на входе Clock. Также существуют сложные триггерные устройства, классифицируемые по:

• числу устойчивых состояний (3 и более, в отличие от 2 у основных элементов);
• числу уровней (также более 3);
• другим характеристикам.

Сложные элементы имеет ограниченное применение в специфических устройствах.

Типы триггеров и принцип их работы

Существует несколько основных типов триггеров. Перед тем, как разобраться в различиях, следует отметить общее свойство: при подаче питания выход любого устройства устанавливается в произвольное состояние. Если это критично для общей работы схемы, надо предусматривать цепи предустановки. В простейшем случае это RC-цепочка, которая формирует сигнал установки начального состояния.

RS-триггеры

Самый распространенный тип асинхронного бистабильного устройства – RS-триггер. Он относится к триггерам с раздельной установкой состояния 0 и 1. Для этого имеется два входа:

• S — set (установка);
• R — reset (сброс).

Имеется прямой выход Q, также может быть инверсный выход Q1. Логический уровень на нём всегда противоположен уровню на Q – это бывает удобно при разработке схем.

При подаче положительного уровня на вход S на выходе Q установится логическая единица (если есть инверсный выход, он перейдет на уровень 0). После этого на входе установки сигнал может меняться как угодно – на выходной уровень это не повлияет. До тех пор, пока единица не появится на входе R. Это установит триггер в состояние 0 (1 на инверсном выводе). Теперь изменение сигнала на входе сброса никак не повлияет на дальнейшее состояние элемента.

Важно! Вариант, когда на обоих входах присутствует логическая единица, является запретным. Триггер установится в произвольное состояние. При разработке схем такой ситуации надо избегать.

RS-триггер можно построить на основе широко распространенных двухвходовых элементов И-НЕ. Такой способ реализуем как на обычных микросхемах, так и внутри программируемых матриц.

Один или оба входа могут быть инверсными. Это означает, что по этим выводам триггер управляется появлением не высокого, а низкого уровня.

Если построить RS-триггер на двухвходовых элементах И-НЕ, то оба входа будут инверсными – управляться подачей логического нуля.

Существует стробируемый вариант RS-триггера. У него имеется дополнительный вход С. Переключение происходит при выполнении двух условий:

• присутствие высокого уровня на входе Set или Reset;
• наличие тактового сигнала.

Такой элемент применяют в случаях, когда переключение надо задержать, например, на время окончания переходных процессов.

D-триггеры

D-триггер («прозрачный триггер», «защелка», latch) относится к категории синхронных устройств, тактируемых по входу С. Также имеется вход для данных D (Data). По функциональным возможностям устройство относится к триггерам с приёмом информации по одному входу.

Пока на входе для синхронизации присутствует логическая единица, сигнал на выходе Q повторяет сигнал на входе данных (режим прозрачности). Как только уровень строба перейдет в состояние 0, на выходе Q уровень останется тем же, что был в момент перепада (защелкнется). Так можно зафиксировать входной уровень на входе в любой момент времени. Также существуют D-триггеры с тактированием по фронту. Они защёлкивают сигнал по положительному перепаду строба.

На практике в одной микросхеме могут объединять два типа бистабильных устройств. Например, D и RS-триггер. В этом случае входы Set/Reset являются приоритетными. Если на них присутствует логический ноль, то элемент ведёт себя как обычный D-триггер. При появлении хотя бы на одном входе высокого уровня, выход устанавливается в 0 или 1 независимо от сигналов на входах С и D.

Прозрачность D-триггера не всегда является полезным свойством. Чтобы её избежать, применяются двойные элементы (flip-flop, «хлопающий» триггер), они обозначаются литерами TT. Первым триггером служит обычная защёлка, пропускающая входной сигнал на выход. Второй триггер служит элементом памяти. Тактируются оба устройства одним стробом.

T-триггеры

T-триггер относится к классу счётных бистабильных элементов. Логика его работы проста – он изменяет своё состояние каждый раз, когда на его вход приходит очередная логическая единица. Если на вход подать импульсный сигнал, выходная частота будет в два раза выше входной. На инверсном выходе сигнал будет противофазен прямому.

Так работает асинхронный Т-триггер. Также существует синхронный вариант. При подаче импульсного сигнала на тактирующий вход и при наличии логической единицы на выводе T, элемент ведёт себя так же, как и асинхронный – делит входную частоту пополам. Если на выводе Т логический ноль, то выход Q устанавливается в низкий уровень независимо от наличия стробов.

JK-триггеры

Этот бистабильный элемент относится к категории универсальных. Он может управляться раздельно по входам. Логика работы JK-триггера похожа на работу RS-элемента. Для установки выхода в единицу используется вход J (Job). Появление высокого уровня на выводе K (Keep) сбрасывает выход в ноль. Принципиальным отличием от RS-триггера является то, что одновременное появление единиц на двух управляющих входах не является запретным. В этом случае выход элемента меняет свое состояние на противоположное.

Если выходы Job и Keep соединить, то JK-триггер превращается в асинхронный счётный Т-триггер. Когда на объединённый вход подаётся меандр, на выходе будет в два раза меньшая частота. Как и у RS-элемента, существует тактируемый вариант JK-триггера. На практике применяются, в основном, именно стробируемые элементы такого типа.

Практическое использование

Свойство триггеров сохранять записанную информацию даже при снятии внешних сигналов позволяет применять их в качестве ячеек памяти ёмкостью в 1 бит. Из единичных элементов можно построить матрицу для запоминания двоичных состояний – по такому принципу строятся статические оперативные запоминающие устройства (SRAM). Особенностью такой памяти является простая схемотехника, не требующая дополнительных контроллеров. Поэтому такие SRAM применяются в контроллерах и ПЛМ. Но невысокая плотность записи препятствует использованию таких матриц в ПК и других мощных вычислительных системах.

Выше упоминалось использование триггеров в качестве делителей частоты. Бистабильные элементы можно соединять в цепочки и получать различные коэффициенты деления. Та же цепочка может быть использована в качестве счетчика импульсов. Для этого надо считывать с промежуточных элементов состояние выходов в каждый момент времени – получится двоичный код, соответствующий количеству пришедших на вход первого элемента импульсов.

В зависимости от типа примененных триггеров, счетчики могут быть синхронными и асинхронными. По такому же принципу строятся преобразователи последовательного кода в параллельный, но здесь используются только стробируемые элементы. Также на триггерах строятся цифровые линии задержки и другие элементы двоичной техники.

RS-триггеры используются в качестве фиксаторов уровня (подавителей дребезга контактов). Если в качестве источников логического уровня применяются механические коммутаторы (кнопки, переключатели), то при нажатии эффект дребезга сформирует множество сигналов место одного. RS-триггер с этим успешно борется.

Область применения бистабильных устройств широка. Круг решаемых с их помощью задач во многом зависит от фантазии конструктора, особенно в сфере нетиповых решений.

Что такое компаратор напряжения и для чего он нужен

Режимы работы, описание характеристик и назначение выводов микросхемы NE555

Что такое операционный усилитель?

Что такое термистор, их разновидности, принцип работы и способы проверки на работоспособность